计算机组成原理-期末总复习B
计组-期末总复习B套
一、选择题(共10题)
1.完整的计算机系统应包括( D )。
A. 运算器、存储器、控制器
B. 外部设备和主机
C. 主机和实用程序
D. 配套的硬件设备和软件系统
2.设寄存器内容为11111111,若它等于+127,则为( D )。
A. 原码
B. 补码
C. 反码
D. 移码
举一反三:如果是原码:它就是-127;如果是补码:它就是-1;如果是反码:它就是-0;如果是移码:它就是+127。
3.某数在计算机中用8421码表示为0111 1000 1001,其真值为( A )。
A. 789
B. 789H
C. 1929
D. 11110001001B
解析:8421码是一种二进制编码形式,每个十进制数字用四位二进制表示。根据编码规则,0111 1000 1001可以分解为三个四位二进制数:0111 表示十进制的 7;1000 表示十进制的 8;1001 表示十进制的 9。
4.为了缩短指令中某个地址码的位数,同时使指令的执行时间又相对短,则有效的寻址方式是( B )。
A. 立即寻址
B. 寄存器寻址
C. 直接寻址
D. 寄存器间接寻址
解析:寄存器寻址方式最显著的优点就是:1.从寄存器中存取数据比从主存中快得多;2.由于寄存器的数量较少,其地址码比主存单元地址短得多。
5.运算器由许多部件组成,核心部件是( A )。
A. 算术逻辑运算单元
B. 多路开关
C. 数据总线
D. 累加寄存器
解析:运算器是CPU的核心部件,而运算器的核心部件是ALU。
6.以下4种存储器中,( D )的速度最快。
A. DRAM
B. ROM
C. EPROM
D. SRAM
解析:SRAM因为不需要刷新,所以速度最快。
7.动态RAM的刷新是以( B )为单位进行的。
A. 存储单元
B. 行
C. 列
D. 存储位
解析:动态RAM芯片中的全部记忆单元排列成矩阵,刷新是以行为单位进行的,一行中的各记忆单元同时被刷新。
8.通用寄存器是( D )。
A. 可存放指令的寄存器
B. 可存放程序状态字的寄存器
C. 本身具有计数逻辑与移位逻辑的寄存器
D. 可编程指定多种功能的寄存器
解析:存放指令的寄存器是指令寄存器;存放程序状态字的寄存器是程序状态字寄存器;通用寄存器并不一定本身具有计数和移位逻辑功能。
9.指令译码器的作用是对( B )进行译码。
A. 整条指令
B. 指令的操作码字段
C. 指令的地址
D. 指令的操作数字段
解析:指令译码器是对指令中的操作码字段进行译码,产生各种微操作命令的器件。
10.系统总线中,划分数据线、地址线和控制线的根据是( C )。
A. 总线所处的位置
B. 总线的传输方向
C. 总线的传输内容
D. 总线的控制方式
解析:在计算机系统中,系统总线通常分为数据线、地址线和控制线,这种划分是基于总线的传输内容,有助于明确系统各部分之间的通信功能和作用,确保系统的正常运行。
二、填空题(共10空)
1.在字长为8位的计算机中,求[+0]补=00000000;[-0]补=00000000;[-14]补=11110010;[-32]补=11100000;[-64]补=11000000。
解析:正数 0 的补码表示就是其本身;在补码表示中,负0和正0是相同的,都是 00000000;后续3个数求出8位二进制(不足部分首位补0)后,全部取反末位加1即为该数。
2.根据操作数所在位置,指出其寻址方式:操作数在寄存器中称为寄存器寻址;操作数在指令中称为立即寻址方式。
3.一个512K×8位的存储器,其地址线和数据线共有27根。
解析:存储器的每个地址能够存储8位的数据,因此需要8根数据线;512K表示有512×1024 =29·210=219个存储单元,19即为地址线的数量。
4.执行部件接受微命令后所进行的操作,称为微操作。
解析:微操作是计算机指令执行过程中最小的操作单元,它们由微命令触发,负责实现具体的硬件行为,如数据传输、算术运算或逻辑运算,共同完成复杂的指令执行过程。
5.中央处理器(CPU)最核心的部件包括运算器和控制器两部分。
解析:运算器负责执行算术和逻辑运算,而控制器负责从内存中取指令、解释指令并协调其他部件来执行指令。
三、简答题(共4题)
1.冯·诺依曼体系结构提出了设计制造计算机有哪三个基本原则?其核心是什么?(5分)
答:冯·诺依曼体系结构提出了设计制造计算机的三个基本原则,即采用二进制形式表示数据和指令、采用存储程序方式以及由五大部件组成计算机系统。其核心是存储程序。
2.CPU执行一段程序时,Cache完成存取的次数为900次,主存完成存取的次数为100次,请问Cache的命中率是多少?把主存块放到Cache中时,主存与Cache有哪三种地址映射方式?(5分)
答:①Cache的命中率:
②全相联映射方式、直接映射方式、组相联映射方式。
3.请列举出五种数据寻址方式。(5分)
答:隐含寻址、立即寻址、寄存器寻址、直接寻址、间接寻址、寄存器间接寻址、变址寻址、基址寻址、相对寻址、页面寻址。
4.简述浮点加减运算主要需要哪五步?(5分)
答:①比较阶码大小并完成对阶;②尾数加减运算;③结果规格化;④舍入处理;⑤溢出处理。
四、计算题(共3题)
1.设基数R=10,x=10Ex×Mx=103×0.3,y=10Ey×My=103×0.2,用浮点法求x×y,x÷y。(5分)
解:Ex=3,Ey=3,Mx=+0.3,My=+0.2
2.已知,X=+1011,Y=+0111,设机器数采用6位定点整数补码表示,其中包含2位符号位。(5分)
(1)用双符号位法,即变形补码计算[X]补+[Y]补。
(2)判断运算结果是否有溢出;若有溢出,属于什么溢出?
解:①[X ]_{补}=00,1011\ \ [Y]_{补}=00,0111
②两个符号位出现“01”,表示正溢出。
3.请利用乘法算法中的补码一位乘法计算定点数X=+0.1001与定点数Y=-0.1101相乘的结果,即计算X·Y,结果用二进制形式表示即可。(10分)
解:[X]补=00.1001;[-X]补=11.0111;[Y]补=1.0011
[X·Y]补数值部分计算如下:
∴[X·Y]补=1.10001011,即X·Y=-0.01110101
解题思路:由于符号位要参加运算,部分积累加时最高有效位产生的进位可能会侵占符号位,故被乘数和部分积应取双符号位,而乘数只需要一位符号位。Booth乘法运算操作判断:00,原部分积+0,右移一位;01,原部分积+[X]补,右移一位;10,原部分积+[-X]补,右移一位;11,原部分积+0,右移一位。乘数首行小数部分从左往右取与乘数末位从下往上各取一位数相同。
五、设计题(共1题)
设CPU有16根地址线(A15~A0)、8根数据线(D7~D0),并用\overline{\rm MREQ}作为访存控制信号(低电平有效),用\overline{\rm WR}作为读/写控制信号(高电平为读、低电平为写)。现有下列存储芯片:1K×4位RAM、4K×8位RAM、8K×8位RAM、2K×8位ROM、4K×8位ROM、8K×8位ROM及各种门电路(图未画出)和74138译码器(图未画出)。请在已给CPU示意图(图未画出)的基础上,画出CPU与存储器的连接图,要求主存的地址空间分配:6000H~67FFH为系统程序区,6800H~6BFFH为用户程序区。详细画出存储芯片的片选逻辑并指出芯片的种类及片数。(20分)
免责声明:如果您访问和打印此题库,表示您同意只将本题库用于参考、学习而非其他用途!
- 感谢你赐予我前进的力量